東大22年春學(xué)期《數(shù)字電子技術(shù)基礎(chǔ)Ⅰ》在線平時(shí)作業(yè)2-00001
試卷總分:100 得分:100
一、單選題 (共 20 道試題,共 80 分)
1.對(duì)于T觸發(fā)器，若原態(tài) Qn=0，欲使新態(tài)Qn+1=1 ，應(yīng)使輸入T= ( )。
A.1或/Q
B.1
C.Q
D.以上都不對(duì)
2.八輸入端的編碼器按二進(jìn)制編碼時(shí)，輸出端的個(gè)數(shù)是（ ）。
A.2個(gè)
B.3個(gè)
C.4個(gè)
D.8個(gè)
3.CMOS非門的組成是由PMOS和NMOS互補(bǔ)對(duì)稱連接起來的，將PMOS的柵極G1和NMOS的柵極G2接在一起作輸入，而其輸出則是__________連接起來。
A.PMOS的源極S1和NMOS的源極S2
B.PMOS的源極S1和NMOS的漏極D2
C.PMOS的漏極D1和NMOS的源極S2
D.PMOS的漏極D1和NMOS的漏極D2
4.對(duì)于JK觸發(fā)器，若J=K，則可完成( )觸發(fā)器的邏輯功能。
A.RS
B.D
C.T
D.Tˊ
5.只讀存儲(chǔ)器的類型不包括（ ）
A.ROM
B..DROM
C.EPROM
D.E2PROM
6.當(dāng)74LS148的輸入端按順序輸入11011101時(shí)，輸出為（ ）。
A.101
B.010
C.001
D.110
7.8位移位寄存器，串行輸入時(shí)經(jīng)（）個(gè)脈沖后，8位數(shù)碼全部移入寄存器中
A.1
B.2
C.4
D.8
8.用異或門實(shí)現(xiàn)六位碼a1、a2、a3、a4、a5、a6的奇校驗(yàn)電路，要求當(dāng)奇數(shù)個(gè)1時(shí)，輸出Y=1，否則Y=0，則其邏輯表達(dá)式Y(jié)=____ 。
A.a1⊕a2⊕a3⊕a4⊕a5⊕a6
B.a1+a2+a3+a4+a5+a6
C.a1a2a3a4a5a6
D.a1⊙a(bǔ)2⊙a(bǔ)3⊙a(bǔ)4⊙a(bǔ)5⊙a(bǔ)6
9.只有當(dāng)決定一件事的幾個(gè)條件全部不具備時(shí)，這件事才不會(huì)發(fā)生，這種邏輯關(guān)系為( )。
A.與
B.與非
C.或
D.或非
10.在二進(jìn)制譯碼器中，若輸入有4位代碼，則輸出有______個(gè)信號(hào)。
A.2
B.4
C.8
D.16
11.已知二進(jìn)制數(shù)11001010，其對(duì)應(yīng)的十進(jìn)制數(shù)為（）。
A.202
B.192
C.106
D.92
12.將TTL與非門作非門使用，則多余輸入端應(yīng)做________處理。
A.全部接高電平
B.部分接高電平，部分接地
C.全部接地
D.部分接地，部分懸空
13.十進(jìn)制數(shù)62對(duì)應(yīng)的十六進(jìn)制數(shù)是（）。
A.（3E）16
B.（36）16
C.（38）16
D.（3D）16
14.分析圖示電路的邏輯功能應(yīng)為__________。(設(shè)輸出Y=1有效)
{圖}
A.兩個(gè)兩位二進(jìn)制數(shù)相加的和
B.兩個(gè)兩位二進(jìn)制數(shù)相減的差
C.兩個(gè)兩位二進(jìn)制數(shù)不同判斷
D.兩個(gè)兩位二進(jìn)制數(shù)相同判斷
15.下列邏輯電路中為時(shí)序邏輯電路的是
A.變量譯碼器
B.加法器
C.數(shù)碼寄存器
D.數(shù)據(jù)選擇器
16.若將一個(gè)TTL異或門（設(shè)輸入端為A、B）當(dāng)作反相器使用，則A、B端應(yīng)__________連接
A.A或B中有一個(gè)接高電平1
B.A或B中有一個(gè)接低電平0
C.A和B并聯(lián)使用
D.不能實(shí)現(xiàn)
17.當(dāng)內(nèi)存儲(chǔ)器系統(tǒng)中內(nèi)存儲(chǔ)器芯片較少時(shí)，其片選信號(hào)可以采用（ ）
A.74SL138
B.74LS245
C.74LS244
D.與門
18.對(duì)于D觸發(fā)器，欲使 ，應(yīng)使輸Qn+1=Qn應(yīng)使輸入D=( )
A.0
B.1
C.Q
D.{圖}
19.一只四輸入端或非門，使其輸出為1的輸入變量取值組合有（）種。
A.15
B.8
C.7
D.1
20.某集成電路芯片，查手冊(cè)知其最大輸出低電平UOLmax=0.5V，最大輸入低電平UILmax=0.8V，最小輸出高電平UOHmin=2.7V，最小輸入高電平UIHmin=2.0V，則其高電平噪聲容限UNH=( )
A.0.3V
B.0.6V
C.0.7V
D.1.2V
二、判斷題 (共 5 道試題,共 20 分)
21.A/D轉(zhuǎn)換器的二進(jìn)制數(shù)的位數(shù)越多，量化單位越小。
22.對(duì)邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)J=K=1時(shí)，狀態(tài)會(huì)翻轉(zhuǎn)一次。
23.主從JK觸發(fā)器、邊沿JK觸發(fā)器和同步JK觸發(fā)器的邏輯功能完全相同
24.A/D轉(zhuǎn)換過程中，必然會(huì)出現(xiàn)量化誤差。
25.D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小
